Paměti EEPROM (1) * EEPROM - Electrically EPROM * Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a poz-ději z nich informace vymazat * Vymazání se provádí elektricky a nikoliv pomocí UV záření * Vyrábí se pomocí speciálních tranzistorů vyrobených technologií MNOS (Metal Nitrid Oxide Semiconductor) Paměti EEPROM (2) * Jedná se o tranzistory, na jejichž řídící elektrodě (Gate) je nanesena vrstva nitridu křemíku (Si[3]N[4]) a pod ní je umístěna tenká vrstva oxidu křemičitého (SiO[2]) * Buňka paměti EEPROM pracuje na principu tunelování (vkládání) elektrického náboje na přechod těchto dvou vrstev Paměti EEPROM (3) * Paměťová buňka EEPROM (matice 2 ´ 2): Paměti Flash * Obdoba pamětí EEPROM * Paměti, které je možné naprogramovat a kte-ré jsou statické a energeticky nezávislé * Vymazání se provádí elektrickou cestou, je-jich přeprogramování je možné provést přímo v počítači * Paměť typu Flash tedy není nutné před vyma-záním (naprogramováním) z počítače vyj-mout a umístit ji do speciálního programova-cího zařízení Paměti RAM * RAM - Random Access Memory * Paměti určené pro zápis i pro čtení dat * Jedná se o paměti, které jsou energeticky závislé * Podle toho, zda jsou dynamické nebo static-ké, jsou dále rozdělovány na: -- DRAM -- Dynamické RAM -- SRAM -- Statické RAM Paměti SRAM (1) * SRAM - Static Random Access Memory * Uchovávají informaci v sobě uloženou po celou dobu, kdy jsou připojeny ke zdroji elektrického napájení * Paměťová buňka je realizována jako bistabil-ní klopný obvod, tj. obvod, který se může nacházet vždy v jednom ze dvou stavů, které určují, zda v paměti je uložena 1 nebo 0 * Mají nízkou přístupovou dobu (1 -- 20 ns) Paměti SRAM (2) * Jejich nevýhodou je naopak vyšší složitost a z toho plynoucí vyšší výrobní náklady * Jsou používány především pro realizaci pa-mětí typu cache (L1, L2 i L3) * Paměťová buňka používá dvou datových vodičů: -- Data: určený k zápisu do paměti -- Data: určený ke čtení z paměti Hodnota na tomto vodiči je vždy opačná než hodnota uložená v paměti Paměti SRAM (3) * Paměťová buňka SRAM: Paměti DRAM (1) * DRAM - Dynamic Random Access Memory * Informace je uložena pomocí elektrického náboje na kondenzátoru * Tento náboj má však tendenci se vybíjet i v době, kdy je paměť připojena ke zdroji elektrického napájení * Aby nedošlo k tomuto vybití a tím i ke ztrátě uložené informace, je nutné periodicky pro-vádět tzv. refersh, tj. oživování paměťové buňky Paměti DRAM (2) * Buňka paměti DRAM je velmi jednoduchá a dovoluje vysokou integraci a nízké výrobní náklady * Díky těmto vlastnostem je používána k výro-bě operačních pamětí * Její nevýhodou je však vyšší přístupová doba (10 -- 70 ns) způsobená nutností provádět refresh a časem potřebným k nabití a vybití kondenzátoru Paměti DRAM (3) * Buňka paměti DRAM: Paměti DRAM (4) * Operační paměti mají ve srovnání s jinými typy vnitřních pamětí podstatně vyšší kapa-citu TH nutnost jiné konstrukce * Paměti DRAM jsou konstruovány jako ma-tice, v nichž se jedna paměťová buňka zpří-stupňuje pomocí dvou dekodérů * Řadič operační paměti adresu rozdělí na dvě části, z nichž každá je přivedena na vstup samostatnému dekodéru (jeden dekodér vybere řádek a druhý sloupec) Paměti DRAM (5) * Obvody operačních pamětí pak bývají reali-zovány jako matice, např. 1024 ´ 1024 buněk (kapacita 1 Mb). Paměti DRAM (6) * Protože paměťové obvody nemohou mít příliš velký počet vývodů, je nutné, aby adresa řád-ku i sloupce byla předávána po stejné sběrnici * Platnost adresy řádku a sloupce na sběrnici je dána (potvrzována) signály: -- RAS (Row Access Strobe): adresa řádku -- CAS (Coloumn Access Strobe): adresa sloupce Paměti DRAM (7) * Vždy nutno nastavit adresu řádku i adresu sloupce * Paměti DRAM umožňují přístup s burst časováním 5-5-5-5 Paměti FPM DRAM * Adresa řádku je stejná po celou dobu, kdy se provádí přístup k datům z tohoto řádku * Paměti FPM DRAM umožňují přístup s burst časováním 5-3-3-3 Paměti EDO DRAM * Data se stávají neplatnými, až v okamžiku, kdy signál CAS přechází znovu do úrovně log. 0 * Paměti EDO DRAM umožňují přístup s burst časováním 5-2-2-2 Paměti SDRAM (1) * Pracují synchronně s procesorem * Jsou rozděleny do banků * Umožňují přístup s burst časováním 5-1-1-1 Paměti SDRAM (2) * Musí svou frekvencí odpovídat frekvenci systémové sběrnice * Vyráběny s frekvencemi: -- PC66: pro systémovou sběrnici s taktem 66 MHz -- PC100: pro systémovou sběrnici s taktem 100 MHz -- PC133: pro systémovou sběrnici s taktem 133 MHz Paměti DDR SDRAM (1) Paměti DDR SDRAM (2) * Vyráběny v následujících variantách: -- PC1600 (DDR200): pro systémovou sběrnici s taktem 100 MHz ("200 MHz") -- PC2100 (DDR266): pro systémovou sběrnici s taktem 133 MHz ("266 MHz") -- PC2700 (DDR333): pro systémovou sběrnici s taktem 166 MHz ("333 MHz") -- PC3200 (DDR400): pro systémovou sběrnici s taktem 200 MHz ("400 MHz") Paměti DDR SDRAM (3) * Kromě výše uvedených pamětí DDR SDRAM jsou vyráběny i typy umožňující práci při vyšší frekvenci: -- PC3500 (DDR433) -- PC3600 (DDR444) -- PC3700 (DDR466) -- PC4000 (DDR500) -- PC4300 (DDR533) Paměti DDR2 SDRAM (1) * Nový standard vycházející z pamětí DDR SDRAM * Data jsou čtena (zapisována) s nástupnou i sestupnou hranou hodinového signálu (po-dobně jako u DDR SDRAM) * Poskytují dvojnásobnou přenosovou rych-lost oproti DDR SDRAM * Paměti DDR2 SDRAM mají asi o 50% menší spotřebu elektrické energie Paměti DDR2 SDRAM (2) * Napájecí napětí je 1,8 V (u DDR SDRAM je napájecí napětí 2,5 V) * Dosažení vyšší přenosové rychlosti je zalo-ženo na skutečnosti, že jádro paměťového obvodu (pracující na frekvenci 100 MHz) může při každém čtecím cyklu předvybrat další 4 bity z paměťové matice a uložit je V/V bufferů * Adresa předvybíraných 4 bitů je dána inter-ní logikou paměťového obvodu Paměti DDR2 SDRAM (3) * Výsledkem je, že V/V část paměti může pracovat s dvojnásobnou frekvencí oproti jejímu jádru * Následným použitím nového komunikač-ního protokolu je umožněno provedení 4 transakcí během jednoho taktu * Poznámka: paměťové moduly DDR2 SDRAM a DDR SDRAM nejsou vzá- jemně kompatibilní Paměti DDR2 SDRAM (4) * Typy pamětí DDR2 SDRAM: Dual Channel DDR (1) * Nejedná se o nový typ paměti, ale o novou architekturu základních desek využívající paměti DDR SDRAM * Pro práci s pamětí se využívají dva kanály * Data jsou přenášena po 128 bitech (64 bitů pro každý kanál) * Tímto se minimalizují doby, kdy není mož-né k paměti přistupovat (memory latencies) Dual Channel DDR (2) * Pro využití architektury Dual Channel DDR je zapotřebí: -- čipová sada podporující Dual Channel DDR -- paměťové moduly (DIMM) musí být osazová-ny po dvojicích -- oba moduly ve dvojici musí mít stejné para-metry * Použití Dual Channel DDR teoreticky zdvojnásobuje přenosovou rychlost paměti Dual Channel DDR (3) * Tj. při použití různých typů pamětí dostá-váme níže uvedené maximální přenosové rychlosti: Dual Channel DDR (4) * Single Channel Memory: Časování pamětí (1) * Udává počty taktů potřebné k různým opera-cím, které jsou prováděny v průběhu přístupu k paměti * Operace: -- t[RCD]: RAS to CAS Delay: * časová prodleva (počet taktů) od okamžiku, kdy je vybrán (aktivován) řádek do doby, kdy je možné vybrat sloupec a potvrdit jej signálem CAS * při sekvenčním čtení (zápisu) nemá příliš velký dopad, protože data jsou čtena (zapisována) na stejném řádku, který je stalé aktivní Časování pamětí (2) -- t[CL]: CAS Latency: * počet taktů potřebný k získání informace z paměťové buňky poté, kdy byl vybrán její sloupec * uplatňuje se při každém přístupu k paměti TH má největší vliv na rychlost paměti -- t[RP]: RAS Precharge Time: * počet taktů nutný pro ukončení přístupu k jednomu řádku paměti a pro zahájení přístupu k řádku jinému * ve spojení s t[RCD] udává počet taktů nezbytných k přechodu z jednoho řádku paměti na řádek druhý, kde již může být vybrán požadovaný sloupec Časování pamětí (3) -- t[RAS]: Active to Precharge Delay: * nejmenší počet taktů, po které musí být řádek aktivní, než může opět deaktivován * vyjadřuje minimální dobu, po kterou musí být signál RAS v aktivní úrovni * Výše uvedené údaje bývají zapisovány ve čtyřčlenné notaci vyjadřující časování dané paměti: t[CL]-t[RCD]-t[RP]-t[RAS ]* Např.: 2-3-3-6 Paměti RDRAM (1) * Technologie (architektura) navržená firmou Rambus Inc. * Poprvé použita u herní konzole Nintendo 64 * Paměťové obvody jsou připojeny ke spe-ciální vysokorychlostní sběrnici, tzv. Rambus Channel * Sběrnice pro paměti RDRAM pracuje synchronně s danou frekvencí a data jsou přenášena s náběžnou i sestupnou hranou hodinového signálu Paměti RDRAM (2) * Paměti RDRAM jsou (byly) vyráběny v následujících variantách: -- Concurrent RDRAM: * šířka datové části sběrnice je 8 bitů (9 bitů) * šířka interní datové sběrnice jednotlivých paměťových obvodů je 64 bitů * sběrnice pracuje s rychlostí 300 MHz, popř. 350 MHz * přenosová rychlost je 600 MB/s (700 MB/s) * odpovídající paměťové moduly (RIMM) jsou označovány jako PC600 a PC700 Paměti RDRAM (3) -- Direct RDRAM: * šířka datové části sběrnice je 16 bitů (18 bitů) * šířka interní datové sběrnice jednotlivých paměťových obvodů je 128 bitů * sběrnice pracuje s rychlostí 400 MHz, popř. 533 MHz * přenosová rychlost je 1,6 GB/s (2,13 GB/s) * odpovídající paměťové moduly (RIMM) jsou označovány jako RIMM1600, RIMM2100, RIMM3200, RIMM4200, RIMM6400 a RIMM8500 Paměti RDRAM (4) * Architektura RDRAM: Paměti RDRAM (5) * Obvod RDRAM (128 Mb): Paměti RDRAM (6) * Paměťový obvod je rozdělen do 32 banků * Ke každému banku náleží sdílené operační zesilovače (split bank), které zesilují přeč-tenou (zapisovanou) informaci z (do) celého řádku (64 x 128 bitů = 8192 bitů) * I/O Gating pracuje jako obousměrný multiplexor/demultiplexor, který: -- při čtení vybere požadovaných 128 bitů -- při zápisu sestaví 8192 bitů Paměti RDRAM (7) * Při čtení je následně 128 bitů multiplexováno a po 16 bitech opouští paměťový obvod * Při zápisu se nejprve 16bitové sady demulti-plexují, čímž se vytváří 128bitová sada, která je poté přes Write Buffer a I/O Gating zapsána do paměti * Technologie RDRAM využívá ke své činnosti "klasickou" paměťovou buňku DRAM, která pracuje s frekvencí 100 MHz (133 MHz) Paměti RDRAM (8) * Paměti RDRAM při své činnosti využívají i tzv. řídících registrů, které jsou zapojeny do sériové smyčky (S[In]/S[Out]) * V těchto registrech se uchovává např.: -- identifikace obvodu -- parametry týkající se časování paměti -- konfigurace paměti Paměti RDRAM (9) * Vzhledem k tomu, že řídící registry jsou za-pojeny do série, tak je nezbytné, aby volné pozice pro paměťové moduly (RIMM) byly osazeny speciálním průchozím modulem (C-RIMM), který zabezpečí uzavření sério-vé smyčky * Architektura RDRAM může využívat i více kanálů (max. 4) pro přenos dat mezi řadi-čem a paměťovými moduly Paměti RDRAM (10) * RDRAM se čtyřmi kanály: Organizace pamětí v PC (1) * Operační paměti jsou integrovány na mi-niaturních deskách plošného spoje: -- 30-pin SIMM (Single Inline Memory Module): * používány u většiny počítačů s procesory 80286, 80386SX, 80386 a některých 80486 * mají 30 vývodů a šířku přenosu dat 8 bitů (bezpa-ritní) nebo 9 bitů (paritní) * vyráběny s kapacitami 256 kB, 1 MB a 4 MB Organizace pamětí v PC (2) -- 72-pin SIMM (PS/2 SIMM): * používány u počítačů s procesory 80486 a Pentium * mají 72 vývodů a šířku přenosu dat 32 bitů (bezpa-ritní) nebo 36 bitů (paritní -- pro každý byte jeden paritní bit) * vyráběny s kapacitami 4 MB, 8 MB, 16 MB, 32 MB Organizace pamětí v PC (3) Modul 72-pin SIMM Modul 30-pin SIMM Organizace pamětí v PC (4) -- DIMM (Dual Inline Memory Module): * dnes nejpoužívanějším typem paměťových modulů * počet vývodů: -- 168 vývodů: FPM DRAM, EDO DRAM, SDRAM -- 184 vývodů: DDR SDRAM -- 240 vývodů: DDR2 SDRAM * vyrábějí se s kapacitami 16 MB, 32 MB, 64 MB, 128 MB, 512 MB a 1024 MB * šířka přenosu dat je 64 bitů * používají se u počítačů s procesory Intel Pentium a vyššími Organizace pamětí v PC (5) Modul DIMM se 168 vývody Organizace pamětí v PC (6) Moduly DIMM se 240 vývody Organizace pamětí v PC (7) -- RIMM (Rambus Inline Memory Module): * paměťový modul pro obvody typu RDRAM * pro Concurrent RDRAM jsou vyráběny jako: -- PC600: moduly pro frekvenci 300 MHz ("600 MHz") -- PC700: moduly pro frekvenci 350 MHz ("700 MHz") * pro Direct RDRAM existují v následujících variantách: Organizace pamětí v PC (8) Modul RIMM Paměťové banky (1) * Nejmenší jednotka paměti, která může být do počítače přidána, popř. z počítače odeb-rána * Velikost jednoho banku je závislá na šířce datové sběrnice procesoru * Je nutné, aby šířka přenosu dat modulů v jednom banku byla stejná jako šířka datové sběrnice procesoru Paměťové banky (2) * Typické velikosti paměťových banků: