PV109: Historie a vývojové trendy ve VT Vývojové trendy Luděk Matýska Fakulta informatiky Masarykovy univerzity podzim 2017 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 1/46 Vývojové trendy ve výpočetní technice • Procesory • Operační paměti • Internet • Superpočítače Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 2/46 rocesory • Pojem procesor je používán v počítačovém průmyslu již od 60. let 20. století o Mozek počítače" • Zpracování sledu instrukcí programů • Provádí aritmetické a logické operace spolu s operacemi vstupu a výstupu Zdroj: http://intel.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 3 / 46 erminoiogie • Instrukce - posloupnost bitů reprezentujících příkaz pro provedení jedné atomické operace 9 Program - posloupnost instrukcí • Takt procesoru - frekvence krystalového oscilátoru • Délka slova - vyjadřuje počet bitů, který je procesor schopen zpracovat v jednom kroku • Počet tranzistorů - udává, kolik tranzistorů je na procesoru; míra složitosti procesoru • Výrobní technologie - značí zpravidla velikost nejmenší součástky, kterou je možné vyrobit; jednotky jim, nm Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 4 / 46 ooreuv zákon • Autorem je Gordon Moore, spoluzakladatel a bývalý ředitel Intel Corp. • Počet tranzistorů, které mohou být umístěny na integrovaný okruh se při zachování stejné ceny zhruba každých 18 měsíců zdvojnásobí". • Jedná se spíše o empirické pravidlo, vyslovené roku 1965. • Předpokládá se, že tento trend bude pokračovat minimálně do roku 2015, možná i déle. • Další parametry korespondující s Mooreovým zákonem: výkon procesoru, kapacita pamětí, počet a velikost pixelů v digitálních fotoaparátech, .. . Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 5 / 46 ooreuv zákon pro procesory a paměti Zd roj: http: //cmg. org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 6 / 46 • První jednočipový mikroprocesor • Uveden 15. listopadu 1971 o Frekvence 740 kHz, 0,07 MIPS • Instrukční sada čítala 46 instrukcí • 2300 tranzistorů vyrobených lOfím technologií • Adresovatelná paměť 640 bytů • Šírka sběrnice 4b (multiplex adresová/datová kvůli malému počtu pinů) • Původně určená pro kalkulátor Busicom 141-PF Zdroj: http://computermuseuni.li Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT Busicom 141-PF Zdroi- httn : //r.4004 . com podzim 2017 • Uveden 1. dubna 1972 • První 8bitový procesor • Frekvence 800 kHz • Instrukční sada čítala 48 instrukcí • 3500 tranzistorů vyrobených lOfím technologií • Adresovatelná paměť 16 KB • Určen pro mikropočítač Datapoint 2200 Zdroj: http://old-computers.com Zd roj: http://history-computer.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 8 / 46 • 8bitový procesor představený v roce 1974 • Snadnější integrace než u Intel 8080 -nevyžadoval další podpůrné čipy na základní desce • lôbitová adresová sběrnice, 8bitová (obousměrná) datová sběrnice • Instrukční sada čítala 72 instrukcí • Frekvence 1 MHz, poslední generace až 2 MHz • Uplatnění vedle osobních počítačů (např. SWTPC 6800, Tektronix 4051) také v průmyslu Zdroj: http://en.wikipedia.org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 9 / 46 • Uveden 8. června 1978, první procesor architektury x86 o Frekvence 4,77 - 10 MHz • lôbitová datová sběrnice, 20bitová adresová • 29 000 tranzistorů vyrobených 3fim technologií • Adresovatelná paměť až 1 MB • Používán v přenosných počítačích (např. Compaq Portable) a v IBM PS/2 8086 internal structure Zdroj: http://old-computers.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 10 / 46 - moze • Uveden 1. června 1979 • Zpětně kompatibilní s 8086 • Vnitřně 16bitová architektura, navenek pouze 8bitová sběrnice • 20bitová adresová sběrnice (stejně jako 8088) • Velmi úspěšný, zejména kvůli IBM-PC Zd roj: http://micro.magnet.f su.edu Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 11 / 46 • 32bitový CISC mikroprocesor uvedený v roce 1979 • Takt procesoru postupně 4-16,67 M Hz • Vnitřní 32bitová adresová sběrnice, vnější 16bitová • Umožňoval adresovat až 16 MB paměti • Používán ve víceuživatelských mikropočítačích (např. HP9000, systémy SUN Microsystems), po snížení cen ve 2. polovině 80. let i v osobních počítačích (např. Apple Macintosh, Commodore Amiga) • Architektura se používá při návrhu nových procesorů dodnes Zd roj: http: //www. hacking- cult. org/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 12 / 46 • Uveden 17. října 1985 o Taktovací frekvence 16 - 33 M Hz • Plně 32bitový procesor (datová i adresová sběrnice) • Adresovatelná paměť až 4 GB • Virtuální paměť 64 TB • 275 000 tranzistorů (Ijim technologie) • Zpětně kompatibilní s x86 (16bit) • Různé varianty: Í386 SX/CX/DX/SL Zdroj: http://pipux.net Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 13 / 46 • Scalable Processor ARChitecture o 32bitová RISC architektura navržená firmou Sun Microsystems, uvedená v roce 1986 • V následujících letech se dočkala několika revizí • Takt procesoru 14,28 - 40 MHz, výrobní technologie 1,3/im, o Až 128 KB LI cache • Výkon 10 MIPS, resp. 1,6 MFLOPS • Vzniklo několik open source implementací SPARC • Koncept dopředně binární kompatibility Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 14 / 46 • Performance Optimization With Enhanced RISC • Více-čipový procesor vyvinutý v IBM a uveden v roce 1990 • Procesory s frekvencí 20, 25 nebo 30 MHz • Modulární návrh ICU - instruction cache unit FXU - fixed-point unit FPU - floating-point unit DCU - data-cache unit (několik) SCU - storage-control unit I/O unit Určen primárně pro servery a výkonné pracovní stanice Zdroj: http: //en.wikipedia.org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 entium • 5. generace procesorů Intel (P5), uveden 22. 3. 1993 • Označení názvem kvůli patentům (nelze patentovat číslo) • Frekvence 60-66 MHz, 16 KB LI cache • 64bitová datová a 32bitová adresová sběrnice o 4 GB adresovatelné paměti, až 64 TB virtuální • 3,1 milionu tranzistorů vyrobených 0,8/im technologií • Superskalární architektura Zdroj: http: //computerhistory. org • PGA pouzdro (Pin Grid Array), 273 pinu Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 16 / 46 ension • Uveden 8. ledna 1997 • Frekvence sběrnice 66 MHz, 32 KB LI cache o 296/321pinové PGA pouzdro • 4,5 milionu tranzistorů (0,35/im) o Podpora pro multimédia Intel MMX - SIMD instrukční sada intgl® pentium® w/MMX™tech Zdroj: http: //it. wikipedia. org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 17 / 46 • První x86 procesor vyvinutý zcela v AMD o Hlavní konkurent procesorové řadě Intel Pentium • Představen se zpožděním v roce 1995 • Takt procesoru 75 - 133 M Hz • 4,3 milionu tranzistorů • 5 celočíselných jednotek, 1 pro práci s čísly s pohyblivou desetinnou čárkou • Označení PR (Pentium Rate) pro srovnání s procesory Pentium (např. AMD K5 PR166 běžel na frekvenci 116 MHz) Zdroj: http://pipux.net Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 18 / 46 un • Představen v roce 1995 • Procesor implementuje architekturu SPARC V9 • Takt procesoru 143-200 MHz • 3,8 milionu tranzistorů, 0,47/im technologie • Superskalární procesor s in-order vykonáváním instrukcí • 2xLl cache o velikosti 16 KB o Volitelná L2 cache 512 KB - 4 MB • Další procesor architektury SPARC V9 -Fujitsu SPARC64 Zdroj: http://en.wikipedia.org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT Zdroj: http://theregister.co.uk podzim 2017 19 / 46 I rocesory o. generace Pentium Pro (1995) Pentium II (1997) Pentium II Xeon (1998) - serverová řada Pentium III (1999) • Zavedení L2 cache (512 KB) • Takt procesoru až 600 MHz • Internet Streaming SIMD instrukce • 9,5 milionu tranzistorů (0,25//A77) Zdroj: http://intel.com ——- ,........... Zdroj: http: //www.tayloredge.com/museum/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 20 / 46 E aisi procesory raay • PowerPC (1993) • Upravená RISC architektura, vyvinut ve spolupráci s Apple a Motorola • Určen pro osobní počítače, 32bitová architektura později rozšířená na 64bitovou o POWER3 (1998) • Plně 64bitový procesor o 15 milionů tranzistorů, zdvojená LI cache navýšena na 64 KB • POWER5 (2004) • Dvoujádrový procesor s podporou SMT (2 vlákna/jádro) • Současná verze POWER7 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 21 / 46 Zd roj: http: //ibm. com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 22 / 46 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 23 / 46 entium generace e 2000-2008 - procesory Intel Pentium 4 o Takt procesoru až 3,8 GHz, L2 cache až 512 KB o Instrukce SSE2 SIMD • 42 milionu tranzistorů (0,18 jim) o 2004: Přechod na 64bitovou architekturu (x86—)o<86-64) Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 24 / 46 Intel Pentium 5 Prescott Instruction Trace Cache Trace Cache Access, next Address Predict Trace Cache Hraritt. PrcdicinuL Tabic (BTB>. I Gentries. Return Slacks (4 * la tuflrfet) Trace Cache next IPs l4xj Instruction Decoder Up tO 4 JcCitdcd u' tf^ l \ frum mus, one rnsir-'cycli:) Instructions with more than four are handled by Mitro Sequencer Kjw InHEruchrm HytL-s 1.1 lima TLB. 64 cniry fully associative, between ihrcadi dual ported (fur loads and Mora) Hronl Lnd Hranch I'k.;k Tables (BTB). stareo. 40*. ■ II!.-: II 1 I I" .1 | Instruction TLB's IM B*y, lully associative lor Jk and 4M pages. In: Virtual address [47:12] Oul: Physical address (39; 12] + 2 pane level hits Instruction Fetch from L2 cache and Branch Prediction Front Side Bus Inter face, 533..800 MHz (13) Daitabus multiplexing Aprd 19, 2003 www.cnip-architect.com zss bit wide taB.oandrroniLzcMhr: Execution Pipeline Stan (III RUB ReorderUuffer4t64otuii (12) lokliyteLtiiM Iteuutric Tour way set associative. 1 EL'] W Buffer Allocation 6l Register Rename InslnjciHui CHjeue \ tin less ci 11 icai field* orUw uOpS ) General Instruction Addrs>-* lj,;,- . Memory Instruction Address Flags. Write Back (5) Double Pumped ALU i> m Deublc Pumped ALL i (7) Load Address •Jcncntor Unit (8) Store Address (.ienerutor Urui <•>■> I n.iii HutTcr i -in RDRAM ( Rambus) Chips are covei etl with metal heat sinh. 168-|>in DIMM IFPM, EDO, SDRAMI ! '!'"" !::= !|!!«! _____j _ is _ u _ ü _ ii _ i ■■■■■■■■■■ > ■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■ ■iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii * 1+4-1)111 SODIMM IFPM, EDO, SDRAMI 72-|)lll SODIMM (FPM, EDO) Dm 200-|]ill SODIMM (DDR SDRAMI Ff— ?0-|>in SIMM 4 DRAM) Zdroj: http://encyclopedia2, thefreedictionary.com/ podzim 2017 reniea technologii operacnicn pameti o FPM - Fast Page Mode DRAM (1987) • asynchronní paměť • přístupová doba 60-80 ns • EDO - Enhanced Data output DRAM (1995) • též označována jako Hyper Page Mode DRAM • asi o 5% rychlejší než FPM, přístupová doba cca 60 ns • kapacita modulu až 32 MB 9 SDRAM - Synchronized Dynamic Random Access Memory (1996) • synchronní paměť (pracuje synchronně podle externího taktu) • kapacita 64-512 MB, frekvence sběrnice 66-133 MHz • RDRAM - Direct Rambus DRAM (1999) • vysoká propustnost (až 10 GB/s) za cenu vyšších latencí • postupně vytlačeny DDR pamětmi Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 33 / 46 reniea technologii operacnicn paměti • DDR - Double Data Rate SDRAM (2000) • efektivní pracovní frekvence až 400 M Hz • propustnost až 32 GB/s • kapacita modulu 64 MB až 2 GB • 2bit prefetch o DDR2 SDRAM • efektivní pracovní frekvence až 800 MHz • propustnost 3,2-6,4 GB/s • 4bit prefetch • kapacita modulu 128 MB až 8 GB o DDR3 SDRAM • zvýšení rychlosti pamětí (až 2 GHz) • GDDR3/4/5 - paměti pro grafické akcelerátory Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 34 / 46 Srovnání pamětí dle šírky pásma Figure 8. Peak bandwidth comparison of SDRAM and advanced SDRAM technologies 12000 CA 2 10000- SÜO0- £ 6000 - 5 TS C ra CO 4000- 2000- 2ó5ó 1Ó00 2128, IÓOOh 133 266 100 WHi MHl MHz SDRAM RDRAM DDR-1 DDR-2 DDR-3 Zdroj: Memory technology evolution: an overview of system memory technologies, Technology brief, 9th edition, Hewlett-Packard Development Company, 2010. Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 35 / 46 Vývoj Interne OPEN TO PUBLIC Birth at UCLA email Tcp/ip DNS idopted a Internet 9td adopted as (*S4' .com '9' 70 Biggest growth P Ca WTC P/l P 4uťl Anniversary at UCLA TCP '69 i_Š. IP (TCP/I Py3) .edu ■S3) -gov Uni: mil wfTCflflP .org (BSD) .nat '90 (89) (9: WWW Browser ISPs (Mosaic) (Win95) ARPANET MILNET '90 '00 IPu£ (Internet 2) íir wide-area panh&f routed zompufer networks + internet '10 2009 2£Q CSŕíeŕ J (early constituents d- UUnet 4 of the Internet} 1K 10K * 100K 1M 1SM 800M 1B 56K Number of Computers Connected (Users) 1.SM 4SM 622M 2.SG 100M website 10G oso J.I T-3 OC-12 OC-4S Backbone Telecomrnunications Bandwidth/Speed (bps) OC-1S2 (Internet 2) ©2008 Jeffrey H. D room an Zdroj: http://www.drj eff software.com/history.html Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 36 / 46 E ostupny poce RIPE NCC IPv4 Pool — Last 12 Months 60 -l-1— |Bl Mfcna ol IPv4 Adehrases Avalafcte This graph shows the number of available and reserved IPv4 addresses managed by the RIPE NCC over the past 12 months. Zdroj: https://www.ripe.net/internet-coordination/ipv4-exhaustion/ipv4-available-pool-graph Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 37 / 46 Vývoj počtu stanic připojenýc nternetu 1,000,000,000 100,000,000 10,000,000 1,000,000 100,000 10,000 1,000 100 10 Hobbes" Internet Timeline Copyright ©2012 Robert H Zákon htt p://www.z a ko n. o rg/ro be rt/i nt e rn et/t i m e I i n e/ 5) t? f ■ New Surve y + Old Surve y -^ r* 7 T T T T T T T T T T T T T T T T T fflTrtniDNffi^COmNffi^niňNÍDTrtriinNffii-ÍDNNNNNOOraCOCOCOffifflfflíDffiQaOOOT- Oô Oô (Ti Oô Oô Oô (Ti Oô (Ti (Ti Oô Oô (Ti (Ti (Tj (Tj O O O O O O Zdroj: http://www.zákon.org/robert/internet/timeline/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 38 / 46 Total Sites Across All Domains (logarl 100r0007000 107000r000 1.CCC.CCC 100.000 1C.CCC Nov 2012 ■ Hostnarnes: 625,329,303 ■ Active sites: 136,917,622 1.CCC.CCC.CCC w=i II ETC IVA FT ^ ^ ^ ^ ^ $P ^ *ffi Hostnarnes Active sites Zdroj: http://www.zakon.org/robert/internet/timeline/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 39 / 46 nternetova populace v posieanic Internet population 2007 vs 2012, a 2x increase in 5 years Data source: Internet World Stats www,pingdom.com Zd roj: http: //royal. pingdom. com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 40 / 46 uperpocitace • Data z TOP500 • http://top500.org/statistics/overtime • 2x do roka aktualizované údaje • Vybrané statistiky: o Architektury superpočítačů • Používané operační systémy • Výrobci • Zastoupení zemí v TOP500 • Vývoj v oblasti od roku 1993 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 41 / 46 - Architektury superpočítačů Architecture - Systems Share 1995 Z000 ZOOS Z010 Single Processor 99 Constellations 0 SMP 244 | Cluster 0 | MPP 1ZZ | SEMD 35 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 42 / 46 peracni systémy Operating System - Systems Share 1555 2000 2005 201Q Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 43 / 46 Vendors - Systems Share 1995 2000 2005 2010 IBM TMC hP Dell | NEC PJSGI | Hitachi | Fujitsu | Cray Inc. Others | Oracle | Intel Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 44 / 46 - Zastoupeni zem Countries - Systems Share Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 45 / 46 • Stále roste složitost, ale i význam IT systémů • V mnoha ohledech exponenciální růst se v poslední době ,,zastavuje" • Budeme potřebovat nové přístupy • Stále rostoucí závislost na software • Skutečně masivně paralelní systémy (106 až 109 jader/vláken) Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2017 46 / 46