D 2013

Robustness Analysis for Value-Freezing Signal Temporal Logic

BRIM, Luboš, Tomáš VEJPUSTEK, David ŠAFRÁNEK a Jana FABRIKOVÁ

Základní údaje

Originální název

Robustness Analysis for Value-Freezing Signal Temporal Logic

Autoři

BRIM, Luboš (203 Česká republika, domácí), Tomáš VEJPUSTEK (203 Česká republika, domácí), David ŠAFRÁNEK (203 Česká republika, garant, domácí) a Jana FABRIKOVÁ (203 Česká republika, domácí)

Vydání

Neuveden, Proceedings HSB 2013, od s. 20-36, 17 s. 2013

Nakladatel

Neuveden

Další údaje

Jazyk

angličtina

Typ výsledku

Stať ve sborníku

Obor

10201 Computer sciences, information science, bioinformatics

Stát vydavatele

Česká republika

Utajení

není předmětem státního či obchodního tajemství

Forma vydání

elektronická verze "online"

Odkazy

Kód RIV

RIV/00216224:14330/13:00066573

Organizační jednotka

Fakulta informatiky

ISSN

DOI

Klíčová slova anglicky

Signal Temporal Logic; robustness; monitoring; systems biology

Příznaky

Mezinárodní význam, Recenzováno
Změněno: 24. 4. 2014 19:01, RNDr. Pavel Šmerk, Ph.D.

Anotace

V originále

In our previous work we have introduced the logic STL*, an extension of Signal Temporal Logic (STL) that allows value freezing. In this paper, we define robustness measures for STL* by adapting the robustness measures previously introduced for Metric Temporal Logic (MTL). Furthermore, we present an algorithm for STL* robustness computation, which is implemented in the tool Parasim. Application of STL* robustness analysis is demonstrated on case studies.

Návaznosti

EE2.3.20.0256, projekt VaV
Název: Vytvoření výzkumného týmu a mezinárodního konzorcia pro počítačový model buňky sinice
GAP202/11/0312, projekt VaV
Název: Vývoj a verifikace softwarových komponent v zapouzdřených systémech (Akronym: Components in Embedded Systems)
Investor: Grantová agentura ČR, Software Components in Embedded Systems: Development and Verification