BRIM, Luboš, Tomáš VEJPUSTEK, David ŠAFRÁNEK a Jana FABRIKOVÁ. Robustness Analysis for Value-Freezing Signal Temporal Logic. In Proceedings HSB 2013. Neuveden: Neuveden. s. 20-36. ISSN 2075-2180. doi:10.4204/EPTCS.125. 2013.
Další formáty:   BibTeX LaTeX RIS
Základní údaje
Originální název Robustness Analysis for Value-Freezing Signal Temporal Logic
Autoři BRIM, Luboš (203 Česká republika, domácí), Tomáš VEJPUSTEK (203 Česká republika, domácí), David ŠAFRÁNEK (203 Česká republika, garant, domácí) a Jana FABRIKOVÁ (203 Česká republika, domácí).
Vydání Neuveden, Proceedings HSB 2013, od s. 20-36, 17 s. 2013.
Nakladatel Neuveden
Další údaje
Originální jazyk angličtina
Typ výsledku Stať ve sborníku
Obor 10201 Computer sciences, information science, bioinformatics
Stát vydavatele Česká republika
Utajení není předmětem státního či obchodního tajemství
Forma vydání elektronická verze "online"
WWW URL
Kód RIV RIV/00216224:14330/13:00066573
Organizační jednotka Fakulta informatiky
ISSN 2075-2180
Doi http://dx.doi.org/10.4204/EPTCS.125
Klíčová slova anglicky Signal Temporal Logic; robustness; monitoring; systems biology
Příznaky Mezinárodní význam, Recenzováno
Změnil Změnil: RNDr. Pavel Šmerk, Ph.D., učo 3880. Změněno: 24. 4. 2014 19:01.
Anotace
In our previous work we have introduced the logic STL*, an extension of Signal Temporal Logic (STL) that allows value freezing. In this paper, we define robustness measures for STL* by adapting the robustness measures previously introduced for Metric Temporal Logic (MTL). Furthermore, we present an algorithm for STL* robustness computation, which is implemented in the tool Parasim. Application of STL* robustness analysis is demonstrated on case studies.
Návaznosti
EE2.3.20.0256, projekt VaVNázev: Vytvoření výzkumného týmu a mezinárodního konzorcia pro počítačový model buňky sinice
GAP202/11/0312, projekt VaVNázev: Vývoj a verifikace softwarových komponent v zapouzdřených systémech (Akronym: Components in Embedded Systems)
Investor: Grantová agentura ČR, Software Components in Embedded Systems: Development and Verification
VytisknoutZobrazeno: 16. 4. 2024 10:08