ŠAFRÁNEK, David, Petr KOBIERSKÝ, Viktor PUŠ a Tom MÁLEK. SystemVerilog verification of VHDL design. CESNET, z.s.p.o. Praha: CESNET, z.s.p.o. CESNET Technical Reports. 2007.
Další formáty:   BibTeX LaTeX RIS
Základní údaje
Originální název SystemVerilog verification of VHDL design
Autoři ŠAFRÁNEK, David, Petr KOBIERSKÝ, Viktor PUŠ a Tom MÁLEK.
Vydání CESNET, z.s.p.o. Praha, CESNET Technical Reports, 2007.
Nakladatel CESNET, z.s.p.o.
Další údaje
Originální jazyk angličtina
Typ výsledku Audiovizuální tvorba
Obor 10201 Computer sciences, information science, bioinformatics
Stát vydavatele Česká republika
Utajení není předmětem státního či obchodního tajemství
WWW URL
Organizační jednotka Fakulta informatiky
Změnil Změnil: doc. RNDr. David Šafránek, Ph.D., učo 3159. Změněno: 29. 1. 2008 14:24.
Anotace
This document describes digital design verification methods used in Liberouter project. Because of the high effort required for employing exhaustive formal verification method of model checking on large and rapidly developed designs, we have explored possibilities of supplementing this method by a relatively easily practicable simulation method based on the notion of testbenches. In particular, we report on SystemVerilog framework for automated and manageable tests and we highlight the most interesting aspects of both mentioned verification methods. Finally, we evaluate the SystemVerilog simulation on complex Internal Bus design. Very good results of SystemVerilog simulation encourage use of this approach to all critical and complex designs. We also state some preliminary ideas of how to combine both verification methods together to gain maximum of their features.
Anotace česky
V tomto dokumentu jsou popsány metody verifikace návrhu číslicových obvodů v projektu Liberouter. Vzhledem k vysokým nákladům na formální verifikaci jsme v rámci nutnosti urychlení zvážili využití dalších verifikačních metod, zejména metodu testování prostřednictvím SystemVerilogu. V této zprávě tuto metodu popisujeme ve vztahu k její aplikaci v rámci projektu Liberouter, a rovněž provádíme srovnání s formální verifikací.
VytisknoutZobrazeno: 28. 3. 2024 15:46