Masarykova univerzita

Výpis publikací

česky | in English

Filtrování publikací

    2004

    1. How to Formalize FPGA Hardware Design
      HOLEČEK, Jan, Tomáš KRATOCHVÍLA, Vojtěch ŘEHÁK, David ŠAFRÁNEK a Pavel ŠIMEČEK. How to Formalize FPGA Hardware Design. Praha: CESNET, z.s.p.o., 2004. CESNET Technical Report No. 04/2004.
      URL
      Název česky: Kterak formalizovat hardwarový design FPGA čipů
      RIV/00216224:14330/04:00010387 Audiovizuální tvorba. Informatika. angličtina. Česká republika.
      Holeček, Jan (203 Česká republika) -- Kratochvíla, Tomáš (203 Česká republika) -- Řehák, Vojtěch (203 Česká republika, garant) -- Šafránek, David (203 Česká republika) -- Šimeček, Pavel (203 Česká republika)
      Klíčová slova anglicky: formal verification; programmable hardware; FPGA; Cadence SMV; VHDL
      Změnil: doc. RNDr. Vojtěch Řehák, Ph.D., učo 3721. Změněno: 14. 2. 2005 11:11.
      Podrobněji: https://is.muni.cz/publication/559201/cs
    2. Verification Process of Hardware Design in Liberouter Project
      HOLEČEK, Jan, Tomáš KRATOCHVÍLA, Vojtěch ŘEHÁK, David ŠAFRÁNEK a Pavel ŠIMEČEK. Verification Process of Hardware Design in Liberouter Project. Praha: CESNET z.s.p.o., 2004. CESNET Technical Report No. 05/2004.
      URL
      Název česky: Proces verifikace hardwarového návrhu v projektu Liberouter
      RIV/00216224:14330/04:00010547 Audiovizuální tvorba. Informatika. angličtina. Česká republika.
      Holeček, Jan (203 Česká republika, garant) -- Kratochvíla, Tomáš (203 Česká republika) -- Řehák, Vojtěch (203 Česká republika) -- Šafránek, David (203 Česká republika) -- Šimeček, Pavel (203 Česká republika)
      Klíčová slova anglicky: formal verification; Liberouter; Cadence SMV; VHDL
      Změnil: doc. RNDr. Vojtěch Řehák, Ph.D., učo 3721. Změněno: 24. 1. 2005 17:02.
      Podrobněji: https://is.muni.cz/publication/561408/cs
    3. Verification Results in Liberouter Project
      HOLEČEK, Jan, Tomáš KRATOCHVÍLA, Vojtěch ŘEHÁK, David ŠAFRÁNEK a Pavel ŠIMEČEK. Verification Results in Liberouter Project. Praha: CESNET, z.s.p.o., 2004. CESNET Technical Report No. 03/2004.
      URL
      Název česky: Výsledky verifikace v rámci projektu Liberouter
      RIV/00216224:14330/04:00010306 Audiovizuální tvorba. Informatika. angličtina. Česká republika.
      Holeček, Jan (203 Česká republika) -- Kratochvíla, Tomáš (203 Česká republika) -- Řehák, Vojtěch (203 Česká republika) -- Šafránek, David (203 Česká republika, garant) -- Šimeček, Pavel (203 Česká republika)
      Klíčová slova anglicky: formal verification; programmable hardware; FPGA; Cadence SMV; VHDL; Verilog
      Změnil: doc. RNDr. Vojtěch Řehák, Ph.D., učo 3721. Změněno: 24. 1. 2005 17:02.
      Podrobněji: https://is.muni.cz/publication/558042/cs

    2003

    1. Verification of COMBO6 VHDL Design
      KRATOCHVÍLA, Tomáš, Vojtěch ŘEHÁK a Pavel ŠIMEČEK. Verification of COMBO6 VHDL Design. Praha: CESNET, z.s.p.o., 2003. CESNET Technical Report No. 17/2003.
      URL
      RIV/00216224:14330/03:00008325 Audiovizuální tvorba. Informatika. angličtina. Česká republika.
      Kratochvíla, Tomáš (203 Česká republika) -- Řehák, Vojtěch (203 Česká republika, garant) -- Šimeček, Pavel (203 Česká republika)
      Klíčová slova anglicky: Liberouter; Combo6; formal verification; hardware verification; model checking; Cadence SMV; LeonardoSpectrum
      Změnil: doc. RNDr. Vojtěch Řehák, Ph.D., učo 3721. Změněno: 18. 10. 2004 15:55.
      Podrobněji: https://is.muni.cz/publication/490367/cs
Zobrazeno: 22. 9. 2024 09:12