Detailed Information on Publication Record
2013
Fault Collapsing and Test Generation for a Circuit
AMIRI, Moslem and Václav PŘENOSILBasic information
Original name
Fault Collapsing and Test Generation for a Circuit
Name in Czech
Fatální poruchy a generování testů pro číslicové obvody
Authors
AMIRI, Moslem (364 Islamic Republic of Iran, guarantor, belonging to the institution) and Václav PŘENOSIL (203 Czech Republic, belonging to the institution)
Edition
first. Brno, Czech Republic, Deterioration, Dependability, Diagnostics 2013, p. 55-61, 7 pp. 2013
Publisher
University of Defence
Other information
Language
English
Type of outcome
Stať ve sborníku
Field of Study
10201 Computer sciences, information science, bioinformatics
Country of publisher
Czech Republic
Confidentiality degree
není předmětem státního či obchodního tajemství
Publication form
printed version "print"
RIV identification code
RIV/00216224:14330/13:00065527
Organization unit
Faculty of Informatics
ISBN
978-80-7231-939-8
Keywords (in Czech)
Generování seznamu poruch; generování testovacích vektorů; cesty šíření poruchy
Keywords in English
fault list generation; test vector generation; fault paths
Tags
Reviewed
Změněno: 31/8/2014 21:29, RNDr. Moslem Amiri, Ph.D.
V originále
A novel method to generate a complete list of faults and their corresponding test vectors for a gate-level circuit is presented. This method creates the distinguishable faults of a circuit based on the paths they propagate, along with the test vector(s) for each fault. While the other available methods for fault list and test vector generation are expensive, this method tries to reduce the cost by avoiding all the unnecessary steps and merging the two tasks together.
In Czech
V článku je popsána nově navržená metoda paralelního generování kompletního seznamu poruch číslicových obvodů a generování jim odpovídajících testovacích vektorů na úrovni hradel číslicových obvodů. Tato metoda jednak umožňuje nacházet zjevné poruchy (na výstupu se projevující poruchy číslicového obvodu) na základě cesty jejich šíření na výstup obvodu a dále paralelně s tím nacházet testovací vektor (nebo vektory) příslušející každé poruše. Klasické metody detekce zjevných poruch a následného generování testovacích vektorů vyžadují značné kapacity (časové, výpočetního výkonu aj.). V článku popsaná metoda současného řešení obou dílčích úloh snižuje náklady na sestavení komplexních testů číslicových obvodů.
Links
| TA01011383, research and development project |
|
