2013
Fault Collapsing and Test Generation for a Circuit
AMIRI, Moslem a Václav PŘENOSILZákladní údaje
Originální název
Fault Collapsing and Test Generation for a Circuit
Název česky
Fatální poruchy a generování testů pro číslicové obvody
Autoři
AMIRI, Moslem (364 Írán, garant, domácí) a Václav PŘENOSIL (203 Česká republika, domácí)
Vydání
first. Brno, Czech Republic, Deterioration, Dependability, Diagnostics 2013, od s. 55-61, 7 s. 2013
Nakladatel
University of Defence
Další údaje
Jazyk
angličtina
Typ výsledku
Stať ve sborníku
Obor
10201 Computer sciences, information science, bioinformatics
Stát vydavatele
Česká republika
Utajení
není předmětem státního či obchodního tajemství
Forma vydání
tištěná verze "print"
Kód RIV
RIV/00216224:14330/13:00065527
Organizační jednotka
Fakulta informatiky
ISBN
978-80-7231-939-8
Klíčová slova česky
Generování seznamu poruch; generování testovacích vektorů; cesty šíření poruchy
Klíčová slova anglicky
fault list generation; test vector generation; fault paths
Štítky
Příznaky
Recenzováno
Změněno: 31. 8. 2014 21:29, RNDr. Moslem Amiri, Ph.D.
V originále
A novel method to generate a complete list of faults and their corresponding test vectors for a gate-level circuit is presented. This method creates the distinguishable faults of a circuit based on the paths they propagate, along with the test vector(s) for each fault. While the other available methods for fault list and test vector generation are expensive, this method tries to reduce the cost by avoiding all the unnecessary steps and merging the two tasks together.
Česky
V článku je popsána nově navržená metoda paralelního generování kompletního seznamu poruch číslicových obvodů a generování jim odpovídajících testovacích vektorů na úrovni hradel číslicových obvodů. Tato metoda jednak umožňuje nacházet zjevné poruchy (na výstupu se projevující poruchy číslicového obvodu) na základě cesty jejich šíření na výstup obvodu a dále paralelně s tím nacházet testovací vektor (nebo vektory) příslušející každé poruše. Klasické metody detekce zjevných poruch a následného generování testovacích vektorů vyžadují značné kapacity (časové, výpočetního výkonu aj.). V článku popsaná metoda současného řešení obou dílčích úloh snižuje náklady na sestavení komplexních testů číslicových obvodů.
Návaznosti
| TA01011383, projekt VaV |
|
