Formal Verification of a FIFO Component in Design of Network Monitoring Hardware

KRATOCHVÍLA, Tomáš, Vojtěch ŘEHÁK a David ŠAFRÁNEK. Formal Verification of a FIFO Component in Design of Network Monitoring Hardware. In 10 years of CESNET - CESNET CONFERENCE 2006. Praha: CESNET, z.s.p.o., 2006, s. 151-160. ISBN 978-80-239-6533-9.

Základní údaje

Originální název

Formal Verification of a FIFO Component in Design of Network Monitoring Hardware

Název česky

Formální verifikace FIFO komponenty při návrhu síťového monitorovacího hardware

Autoři

KRATOCHVÍLA, Tomáš (203 Česká republika), Vojtěch ŘEHÁK (203 Česká republika) a David ŠAFRÁNEK (203 Česká republika, garant)

Vydání

Praha, 10 years of CESNET - CESNET CONFERENCE 2006, od s. 151-160, 10 s. 2006

Nakladatel

CESNET, z.s.p.o.

---

Další údaje

Jazyk

angličtina

Typ výsledku

Stať ve sborníku

Obor

10201 Computer sciences, information science, bioinformatics

Stát vydavatele

Česká republika

Utajení

není předmětem státního či obchodního tajemství

Kód RIV

RIV/00216224:14330/06:00015311

Organizační jednotka

Fakulta informatiky

ISBN

978-80-239-6533-9

UT WoS

000271027200015

Klíčová slova anglicky

formal verification; model checking; component-based hardware; FPGA

Štítky

component-based hardware, formal verification, FPGA, Model checking

Příznaky

Mezinárodní význam, Recenzováno

---

Anotace

V originále

The paper presents our approach of using a formal verification method, the model checking, to verify whether a particular component of hardware design matches its specification. We have applied this approach in the Liberouter project, which is aimed to develop an FPGA based high-speed network monitoring and routing hardware. In the paper, we focus on a FIFO component - the process of its verification, detected errors, and the way of their correction.

Česky

V článku je prezentován specifický přístup použití formální metody ověřování modelů při verifikaci hardwarové implementace komponenty FIFO. Tento přístup byl aplikován při verifikaci klíčových hardwarových komponent v rámci projektu Liberouter. Cílem projektu Liberouter je vývoj hardwarově akcelerovaného síťového směrovače a monitorovací jednotky. Článek se zaměřuje na proces verifikace komponenty FIFO, popis odhalených chyb a způsob jejich opravy.

---

Návaznosti

GA201/03/0509, projekt VaV	Název: Automatizovaná verifikace paralelních a distribuovaných systémů Investor: Grantová agentura ČR, Automatizovaná verifikace paralelních a distribuovaných systémů
GD102/05/H050, projekt VaV	Název: Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů Investor: Grantová agentura ČR, Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů
MSM0021622419, záměr	Název: Vysoce paralelní a distribuované výpočetní systémy Investor: Ministerstvo školství, mládeže a tělovýchovy ČR, Vysoce paralelní a distribuované výpočetní systémy
1ET408050503, projekt VaV	Název: Techniky automatické verifikace a validace softwarových a hardwarových systémů Investor: Akademie věd ČR, Techniky automatické verifikace a validace softwarových a hardwarových systémů
1M0545, projekt VaV	Název: Institut Teoretické Informatiky Investor: Ministerstvo školství, mládeže a tělovýchovy ČR, Institut Teoretické Informatiky