D 2009

Partial Order Reduction for State/Event LTL

BENEŠ, Nikola, Luboš BRIM, Ivana ČERNÁ, Jiří SOCHOR, Pavlína VAŘEKOVÁ et. al.

Základní údaje

Originální název

Partial Order Reduction for State/Event LTL

Název česky

Metoda partial order redukce pro State/Event LTL

Autoři

BENEŠ, Nikola (203 Česká republika, domácí), Luboš BRIM (203 Česká republika, domácí), Ivana ČERNÁ (203 Česká republika, domácí), Jiří SOCHOR (203 Česká republika, domácí), Pavlína VAŘEKOVÁ (203 Česká republika, domácí) a Barbora ZIMMEROVÁ (203 Česká republika, garant, domácí)

Vydání

Berlin / Heidelberg, Germany, Proceedings of the International Conference on Integrated Formal Methods (IFM'09), od s. 307-321, 15 s. 2009

Nakladatel

Springer Verlag

Další údaje

Jazyk

angličtina

Typ výsledku

Stať ve sborníku

Obor

10201 Computer sciences, information science, bioinformatics

Stát vydavatele

Německo

Utajení

není předmětem státního či obchodního tajemství

Forma vydání

tištěná verze "print"

Impakt faktor

Impact factor: 0.402 v roce 2005

Kód RIV

RIV/00216224:14330/09:00065770

Organizační jednotka

Fakulta informatiky

ISBN

978-3-642-00254-0

ISSN

UT WoS

000264553400021

Klíčová slova anglicky

Partial order reduction; state/event LTL; formal verification

Příznaky

Mezinárodní význam, Recenzováno
Změněno: 30. 4. 2014 05:54, RNDr. Pavel Šmerk, Ph.D.

Anotace

V originále

The main contribution of the paper is a partial order reduction technique for verification of state/event LTL properties. The core of the partial order reduction is a novel notion of sttuttering equivalence which we call state/event stuttering equivalence.

Česky

Hlavním přínosem článku je představení metody partial order reduction pro verifikaci vlastností logiky state/event LTL. Jádrem metody je nová definice stuttering ekvivalence, kterou nazýváme state/event stuttering ekvivalence.

Návaznosti

MSM0021622419, záměr
Název: Vysoce paralelní a distribuované výpočetní systémy
Investor: Ministerstvo školství, mládeže a tělovýchovy ČR, Vysoce paralelní a distribuované výpočetní systémy
1ET400300504, projekt VaV
Název: Realistická aplikace formálních metod v komponentových systémech
Investor: Akademie věd ČR, Realistická aplikace formálních metod v komponentových systémech
1ET408050503, projekt VaV
Název: Techniky automatické verifikace a validace softwarových a hardwarových systémů
Investor: Akademie věd ČR, Techniky automatické verifikace a validace softwarových a hardwarových systémů

Přiložené soubory