PA121 Validation of ASIC Design

Fakulta informatiky
jaro 2026
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučováno kontaktně
Vyučující
Mgr. Martin Klimeš (přednášející)
Ing. Jan Král, Ph.D. (přednášející)
Mgr. Ján Labuda (přednášející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Ing. Marcela Zachariášová, Ph.D. (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PA121/01: Po 16. 2. až Po 11. 5. Po 10:00–11:50 A415, Z. Matěj, M. Zachariášová
Předpoklady
Knowledge of FPGA design.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
Anotace
The main aim of this course is to understand and master the theoretical knowledge and practical virtuosity necessary for the Validation of ASIC Design.
Výstupy z učení
At the end of the course, students will be able to:
Understand the basics of the Validation of ASIC Design;
Building a validation environment.
Klíčová témata
  • Validation of Silicon Chip Designs
  • Test reuse from Verification
  • Verification Plan -> Validation Plan
  • Building validation environment
  • Define requirements on DUT PCB
  • FPGA design - IO interconnect generator (from high-level spreadsheet description)
  • Functional block examples
Přístupy, postupy a metody používané ve výuce
Lectures, seminars with practical tasks, and individual homeworks.
Způsob ověření výstupů z učení a požadavky na ukončení
Homework and final examination, which consists of a practical exam with an oral defense.
Vyučovací jazyk
Angličtina
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
  • Statistika zápisu (nejnovější)
  • Permalink: https://is.muni.cz/predmet/fi/jaro2026/PA121