PA122 Verification of ASIC Design

Fakulta informatiky
podzim 2025
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučováno kontaktně
Vyučující
Ing. Jan Král, Ph.D. (přednášející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Ing. Marcela Zachariášová, Ph.D. (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh
Po 15. 9. až Po 15. 12. Po 10:00–11:50 A415
Předpoklady
Basic knowledge of digital design.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
Cíle předmětu
This course provides an overview about functional verification of digital systems. The attention is paid to creating testbenches and functional verification environments according to widely used verification methodologies (UVM). The aim is to understand how to detect and localize errors in digital systems and how to handle them properly.
Výstupy z učení
At the end of the course, students will be able to understand the basics of verification of digital designs (focusing on ASIC - Application Specific Integration Circuits): simulation, functional verification and its methods, basics of formal verification, FPGA prototyping. They will be able to analyze source codes and outputs of verification tools, to localize errors and to handle their correction. They will master creating basic verification environments in SystemVerilog language according to UVM verification methodology. They will gain the advantage for their future practice in the area of ASIC digital design.
Osnova
  • Overview of lectures:
  • - Motivation and history of verification
  • - Simulation-based verification
  • - Functional verification: introduction, 4 pillars of UVM
  • - Verification methodologies, introduction to UVM, basic testbench blocks
  • - Self-checking mechanisms + LAB 1
  • - SystemVerilog: data types, stimuli generation + LAB 2
  • - Coverage analysis + LAB 3
  • - Assertions
  • - Assertions-based verification + LAB 4
  • - Register Abstraction Layer
  • - Invited lecture
  • - Validation, interconnection with verification
  • - Verification trends = Python, CocoTB, PSS
Výukové metody
Lectures, seminars with practical tasks, and an individual project, which will be implemented during the school assignments and eventually at finished at home.
Metody hodnocení
Homework and final examination, which consists of a practical exam with an oral defense.
Vyučovací jazyk
Angličtina
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
  • Statistika zápisu (nejnovější)
  • Permalink: https://is.muni.cz/predmet/fi/podzim2025/PA122