BARNAT, Jiří, Luboš BRIM, Jan BERAN, Tomáš KRATOCHVÍLA a Italo Romani DE OLIVEIRA. Executing Model Checking Counterexamples in Simulink. In Tiziana Margaria, Zongyan Qiu, and Hongli Yang. IEEE Sixth International Symposium on Theoretical Aspects of Software Engineering. Neuveden: IEEE Computer Society, 2012, s. 245-248. ISBN 978-0-7695-4751-0.
Další formáty:   BibTeX LaTeX RIS
Základní údaje
Originální název Executing Model Checking Counterexamples in Simulink
Autoři BARNAT, Jiří (203 Česká republika, garant, domácí), Luboš BRIM (203 Česká republika, domácí), Jan BERAN (203 Česká republika), Tomáš KRATOCHVÍLA (203 Česká republika) a Italo Romani DE OLIVEIRA (76 Brazílie).
Vydání Neuveden, IEEE Sixth International Symposium on Theoretical Aspects of Software Engineering, od s. 245-248, 4 s. 2012.
Nakladatel IEEE Computer Society
Další údaje
Originální jazyk angličtina
Typ výsledku Stať ve sborníku
Obor 10201 Computer sciences, information science, bioinformatics
Stát vydavatele Spojené státy
Utajení není předmětem státního či obchodního tajemství
Forma vydání tištěná verze "print"
Kód RIV RIV/00216224:14330/12:00057861
Organizační jednotka Fakulta informatiky
ISBN 978-0-7695-4751-0
Klíčová slova anglicky LTL Model Checking; Simulink; Embedded Systems; DiVinE
Příznaky Mezinárodní význam, Recenzováno
Změnil Změnil: prof. RNDr. Luboš Brim, CSc., učo 197. Změněno: 10. 4. 2013 11:38.
Anotace
Verification of embedded systems has become increasingly important in many industrial domains. Safety critical embedded systems, such as those developed in aerospace industry, are regularly subject to automated formal verification process. In this paper we extend our tool integration chain of parallel, explicit-state LTL model checker DIVINE and Matlab Simulink tool suit with an improved support of counterexample simulation. In particular, we show how to provide the verification engineer with a direct connection between the error discovered by the model checker and the simulation in Matlab Simulink. This work has been conducted within the Artemis project industrial Framework for Embedded Systems Tools (iFEST).
Anotace česky
Verifikace vestavných szstémů se stává stále důležitější součástí vývoje systémů v mnoha průmyslových odvětvích. Výsledkem této práce je integrace nástroje DiVinE, určeného pro formální verifikaci metodou ověřování modelu (LTL Model Checking) a nástroje MATLAB Simulink určeného mimojiné pro návrh vestavných systémů. Konkrétně se výsledek týka způsobu prezentace chyby odhalené v návrhu nástrojem DiVinE návrháři pracujícím s nástrojem Simulink. Výsledek vznikl v rámci řešení evropského projektu iFEST agentury Artemis Joint Undertaking.
Návaznosti
GAP202/11/0312, projekt VaVNázev: Vývoj a verifikace softwarových komponent v zapouzdřených systémech (Akronym: Components in Embedded Systems)
Investor: Grantová agentura ČR, Software Components in Embedded Systems: Development and Verification
VytisknoutZobrazeno: 8. 5. 2024 16:44