JONÁŠ, Martin a Jan STREJČEK. Speeding up Quantified Bit-Vector SMT Solvers by Bit-Width Reductions and Extensions. In Luca Pulina and Martina Seidl. Theory and Applications of Satisfiability Testing - SAT 2020 - 23rd International Conference, Alghero, Italy, July 3-10, 2020, Proceedings. Cham (Switzerland): Springer. s. 378-393. ISBN 978-3-030-51824-0. doi:10.1007/978-3-030-51825-7_27. 2020.
Další formáty:   BibTeX LaTeX RIS
Základní údaje
Originální název Speeding up Quantified Bit-Vector SMT Solvers by Bit-Width Reductions and Extensions
Autoři JONÁŠ, Martin (203 Česká republika) a Jan STREJČEK (203 Česká republika, garant, domácí).
Vydání Cham (Switzerland), Theory and Applications of Satisfiability Testing - SAT 2020 - 23rd International Conference, Alghero, Italy, July 3-10, 2020, Proceedings, od s. 378-393, 16 s. 2020.
Nakladatel Springer
Další údaje
Originální jazyk angličtina
Typ výsledku Stať ve sborníku
Obor 10201 Computer sciences, information science, bioinformatics
Stát vydavatele Švýcarsko
Utajení není předmětem státního či obchodního tajemství
Forma vydání elektronická verze "online"
WWW URL
Impakt faktor Impact factor: 0.402 v roce 2005
Kód RIV RIV/00216224:14330/20:00114392
Organizační jednotka Fakulta informatiky
ISBN 978-3-030-51824-0
ISSN 0302-9743
Doi http://dx.doi.org/10.1007/978-3-030-51825-7_27
UT WoS 000711645300027
Klíčová slova anglicky SMT solving; bit-vector logic; Boolector; Q3B
Štítky bit-vector logic, core_A, firank_A, formela-conference, SMT solving
Příznaky Mezinárodní význam, Recenzováno
Změnil Změnil: RNDr. Pavel Šmerk, Ph.D., učo 3880. Změněno: 29. 4. 2021 12:29.
Anotace
Recent experiments have shown that satisfiability of a quantified bit-vector formula coming from practical applications almost never changes after reducing all bit-widths in the formula to a small number of bits. This paper proposes a novel technique based on this observation. Roughly speaking, a given quantified bit-vector formula is reduced and sent to a solver, an obtained model is then extended to the original bit-widths and verified against the original formula. We also present an experimental evaluation demonstrating that this technique can significantly improve the performance of state-of-the-art smt solvers Boolector, CVC4, and Q3B on quantified bit-vector formulas from the smt-lib repository.
Návaznosti
GA18-02177S, projekt VaVNázev: Abstrakce a jiné techniky v semi-symbolické verifikaci programů
Investor: Grantová agentura ČR, Abstrakce a jiné techniky v semi-symbolické verifikaci programů
VytisknoutZobrazeno: 20. 4. 2024 04:06