XSBench on FPGAs using Intel oneAPI

D 2024

XSBench on FPGAs using Intel oneAPI

PECÁK, Oldřich; Zdeněk MATĚJ a Václav PŘENOSIL

Základní údaje

Originální název

XSBench on FPGAs using Intel oneAPI

Autoři

PECÁK, Oldřich; Zdeněk MATĚJ a Václav PŘENOSIL

Vydání

Volume 302. Francie, EPJ Web of Conferences, od s. 1-9, 9 s. 2024

Nakladatel

EDP Sciences

Další údaje

Jazyk

angličtina

Typ výsledku

Stať ve sborníku

Obor

10201 Computer sciences, information science, bioinformatics

Stát vydavatele

Francie

Utajení

není předmětem státního či obchodního tajemství

Forma vydání

elektronická verze "online"

Odkazy

URL

Označené pro přenos do RIV

Ano

Kód RIV

RIV/00216224:14330/24:00137349

Organizační jednotka

Fakulta informatiky

ISSN

Klíčová slova anglicky

FPGA;XSBench;particle simulator;high level synthesis;benchmark;HLS

Příznaky

Mezinárodní význam, Recenzováno

Změněno: 4. 4. 2025 13:06, RNDr. Pavel Šmerk, Ph.D.

Anotace

V originále

Field-Programmable Gate Arrays (FPGAs) are becoming an interesting component for heterogeneous computing systems in the post-Moore era thanks to their reconfigurable nature. The current generation of FPGAs includes specialized hard blocks for floating point operations, making them attractive for scientific computing. FPGA programming has historically been done in hardware description languages, which required a deep understanding of hardware design. Emerging high-level synthesis tools, such as Intel oneAPI and AMD Vitis™, provide a more common programming environment for FPGAs. In this paper, we explore the capabilities of FPGAs for acceleration in the context of nuclear particle transport simulators. As a case study, we implement XS-Bench in Intel oneAPI targeting FPGAs, including basic optimizations. We then compare the performance of Intel Stratix10 FPGA and Intel Xeon CPU-based systems and evaluate the viability of FPGA use in heterogeneous systems.

Návaznosti

MUNI/A/1586/2023, interní kód MU

Název: Aplikovaný výzkum na FI: Forenzní aspekty kritických infrastruktur, aplikovaná kryptografie, kyberbezpečnostní cvičení, algoritmy plánování v logistice a pro zpracování dat z fyzikálních sensorů

Investor: Masarykova univerzita, Aplikovaný výzkum na FI: Forenzní aspekty kritických infrastruktur, aplikovaná kryptografie, kyberbezpečnostní cvičení, algoritmy plánování v logistice a pro zpracování dat z fyzikálních sensorů

Citovat

PECÁK, Oldřich; Zdeněk MATĚJ a Václav PŘENOSIL. XSBench on FPGAs using Intel oneAPI. Online. In EPJ Web of Conferences. Volume 302. Francie: EDP Sciences, 2024, s. 1-9. ISSN 2100-014X. Dostupné z: https://doi.org/10.1051/epjconf/202430204007.

@inproceedings{2444040,
   author = {Pecák, Oldřich and Matěj, Zdeněk and Přenosil, Václav},
   address = {Francie},
   booktitle = {EPJ Web of Conferences},
   doi = {https://doi.org/10.1051/epjconf/202430204007},
   edition = {Volume 302},
   keywords = {FPGA;XSBench;particle simulator;high level synthesis;benchmark;HLS},
   howpublished = {elektronická verze "online"},
   language = {eng},
   location = {Francie},
   pages = {1-9},
   publisher = {EDP Sciences},
   title = {XSBench on FPGAs using Intel oneAPI},
   url = {https://www.epj-conferences.org/articles/epjconf/abs/2024/12/epjconf_snamc2024_04007/epjconf_snamc2024_04007.html},
   year = {2024}
}

TY  - CONF
ID  - 2444040
AU  - Pecák, Oldřich - Matěj, Zdeněk - Přenosil, Václav
PY  - 2024
TI  - XSBench on FPGAs using Intel oneAPI
PB  - EDP Sciences
CY  - Francie
KW  - FPGA;XSBench;particle simulator;high level synthesis;benchmark;HLS
UR  - https://www.epj-conferences.org/articles/epjconf/abs/2024/12/epjconf_snamc2024_04007/epjconf_snamc2024_04007.html
N2  - Field-Programmable Gate Arrays (FPGAs) are becoming an interesting component for heterogeneous computing systems in the post-Moore era thanks to their reconfigurable nature. The current generation of FPGAs includes specialized hard blocks for floating point operations, making them attractive for scientific computing. FPGA programming has historically been done in hardware description languages, which required a deep understanding of hardware design. Emerging high-level synthesis tools, such as Intel oneAPI and AMD Vitis™, provide a more common programming environment for FPGAs. In this paper, we explore the capabilities of FPGAs for acceleration in the context of nuclear particle transport simulators. As a case study, we implement XS-Bench in Intel oneAPI targeting FPGAs, including basic optimizations. We then compare the performance of Intel Stratix10 FPGA and Intel Xeon CPU-based systems and evaluate the viability of FPGA use in heterogeneous systems.
ER  -

PECÁK, Oldřich; Zdeněk MATĚJ a Václav PŘENOSIL. XSBench on FPGAs using Intel oneAPI. Online. In \textit{EPJ Web of Conferences}. Volume 302. Francie: EDP Sciences, 2024, s.~1-9. ISSN~2100-014X. Dostupné z: https://doi.org/10.1051/epjconf/202430204007.

Přehled o publikaci