2004
Verification Process of Hardware Design in Liberouter Project
HOLEČEK, Jan, Tomáš KRATOCHVÍLA, Vojtěch ŘEHÁK, David ŠAFRÁNEK, Pavel ŠIMEČEK et. al.Základní údaje
Originální název
Verification Process of Hardware Design in Liberouter Project
Název česky
Proces verifikace hardwarového návrhu v projektu Liberouter
Autoři
HOLEČEK, Jan (203 Česká republika, garant), Tomáš KRATOCHVÍLA (203 Česká republika), Vojtěch ŘEHÁK (203 Česká republika), David ŠAFRÁNEK (203 Česká republika) a Pavel ŠIMEČEK (203 Česká republika)
Vydání
Praha, CESNET Technical Report No. 05/2004, 2004
Nakladatel
CESNET z.s.p.o.
Další údaje
Jazyk
angličtina
Typ výsledku
Audiovizuální tvorba
Obor
10201 Computer sciences, information science, bioinformatics
Stát vydavatele
Česká republika
Utajení
není předmětem státního či obchodního tajemství
Odkazy
Kód RIV
RIV/00216224:14330/04:00010547
Organizační jednotka
Fakulta informatiky
Klíčová slova anglicky
formal verification; Liberouter; Cadence SMV; VHDL
Štítky
Změněno: 24. 1. 2005 17:02, doc. RNDr. Vojtěch Řehák, Ph.D.
V originále
This technical report analyzes the process of verification of hardware design in Liberouter project. Such an analysis had become a necessity since we had developed several tools that were difficult both to maintain and modify. This document tries to sum up our needs and to propose a way our tools could be organized. Description of verification environment Verunka is given in more detail as it is a new tool.
Česky
Tato zpráva analizuje proces verifikace hardwarového návrhu v projektu Liberouter. Popisuje nástroje převodu specifikace modelu i pomocné nástroje pro řízení vlastní verifikace (náš vlastní script Verunka).
Návaznosti
| GA201/03/0509, projekt VaV |
| ||
| MSM 000000001, záměr |
| ||
| MSM 143300001, záměr |
|