ANTOŠ, David, Vojtěch ŘEHÁK a Petr HOLUB. Packet Filtering for FPGA-Based Routing Accelerator. In CESNET Conference 2006 Proceedings. Prague: CESNET, z. s. p. o. s. 161--173. ISBN 80-239-6533-6. 2006.
Další formáty:   BibTeX LaTeX RIS
Základní údaje
Originální název Packet Filtering for FPGA-Based Routing Accelerator
Název česky Filtrace paketů pro směrovací akcelerátor na bázi FPGA
Autoři ANTOŠ, David (203 Česká republika), Vojtěch ŘEHÁK (203 Česká republika, garant) a Petr HOLUB (203 Česká republika, domácí).
Vydání Prague, CESNET Conference 2006 Proceedings, od s. 161--173, 13 s. 2006.
Nakladatel CESNET, z. s. p. o.
Další údaje
Originální jazyk angličtina
Typ výsledku Stať ve sborníku
Obor 20206 Computer hardware and architecture
Stát vydavatele Česká republika
Utajení není předmětem státního či obchodního tajemství
WWW URL
Kód RIV RIV/00216224:14610/06:00015632
Organizační jednotka Ústav výpočetní techniky
ISBN 80-239-6533-6
UT WoS 000271027200016
Klíčová slova anglicky packet filtering; hardware accelerated routing; filtring rules transformation; filtering decision diagram; binary decision diagram
Štítky binary decision diagram, filtering decision diagram, filtring rules transformation, hardware accelerated routing, packet filtering
Změnil Změnil: RNDr. David Antoš, Ph.D., učo 3077. Změněno: 26. 7. 2011 11:36.
Anotace
In this paper, we present a novel approach for Binary Decision Diagram based semantically extended representation of packet filters called Filter Decision Diagrams (FDD), used for efficient filter processing and lookup in a hardware accelerator that uses a lookup engine employing CAM and comparison instructions kept in SRAM. We present the most important operations for FDDs and also give some complexity estimate. We also analyze and compare expressing power of the most commonly available packet filters.
Anotace česky
Článek popisuje nový přístup k reprezentaci paketových filtrů: filtrovací rozhodovací diagramy (filtering decision diagram, FDD). Tato reprezentace je založena na sémanticky rozšířených binárních rozhodovacích diagramech a použita pro efektivní zpracování filtrů v hardwarovém akcelerátoru, který používá CAM a porovnávací instrukce ke klasifikaci paketů. Jsou prezentovány základní operace nad FDD a složitostní odhady. Analyzujeme a porovnáváme vyjadřovací schopnosti běžných paketových filtrů.
Návaznosti
GD102/05/H050, projekt VaVNázev: Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů
Investor: Grantová agentura ČR, Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů
MSM0021622419, záměrNázev: Vysoce paralelní a distribuované výpočetní systémy
Investor: Ministerstvo školství, mládeže a tělovýchovy ČR, Vysoce paralelní a distribuované výpočetní systémy
MSM6383917201, záměrNázev: Optická síť národního výzkumu a její nové aplikace
1M0545, projekt VaVNázev: Institut Teoretické Informatiky
Investor: Ministerstvo školství, mládeže a tělovýchovy ČR, Institut Teoretické Informatiky
VytisknoutZobrazeno: 29. 3. 2024 03:19